九月_面板級封裝專題｜扇出型面板級封裝(FOPLP)市場與技術發展概況

UHD FO、HD FO與Core FO的市場占比依序為52%、37%、11%。

目前扇出型晶圓級封裝採用高精度製程設備，其重佈線層常超過5層且線寬/線距小於5μm，主要用於中央處理器、圖形處理器、應用處理器、特殊應用積體電路、現場可程式化邏輯閘陣列、射頻等I/O接點密度較高晶片封裝。扇出型面板級封裝使用精度相對較低的製程設備，其重佈線層一般低於4層且線寬/線距大於5μm，主要用於電源管理、微機電、感測器等I/O接點密度較低晶片封裝。根據市場研究機構Yole Développement發布的報告指出，2022年全球扇出型面板級封裝市場規模約為4100萬美元，預計至2028年將增長至2.21億美元，年平均複合成長率高達32.5%，由於基期低明顯優於整體扇出型封裝市場的12.5%。屆時(2028年)扇出型晶圓級封裝年產量達237.6萬片12吋晶圓當量，而扇出型面板級封裝的產出面積約當23.8萬片12吋晶圓當量，僅前者的十分之一，顯示市場規模擴展有限。雖然扇出型面板級封裝發展了許久，目前在發展過程中仍遭遇不少問題，包括:設備與材料發展較不成熟且較昂貴、製程良率較低、翹曲量大的問題有待克服。而發展初期存在的基板尺寸未標準化之問題已獲解決，2019年國際半導體產業協會制定SEMI 3D20-0719規範，將扇出型面板級封裝使用基板限於510mm x 515mm與600mm x 600mm等兩種尺寸。

承襲扇出型晶圓級封裝技術，目前扇出型面板級封裝仍採用Chip First與RDL First等兩種製程。Infineon的eWLB與Freescale Semiconductor的RCP等最早發展的扇出型晶圓級封裝技術都使用Chip First製程，可再分成Face Down與Face Up等兩類，其製程流程如圖1所示，

左) Face Down依序為:(1).晶圓切割成晶片；(2).將晶片以I/O接點朝下黏貼在塗覆熱解膠膜的暫時性基板；(3).將模封材料填充晶片後再加熱固化；(4).加熱讓封膜的晶片脫離暫時性基板，再於I/O接點面製作重佈線層與植入錫球；(5).切割成單一元件。

右) Face Up依序為(1).晶圓切割成晶片；(2).將晶片以I/O接點朝下黏貼在塗覆熱解膠膜的暫時性基板；(3).將模封材料填充晶粒後再加熱固化；(4).薄化封膠以露出晶片的I/O接點，再製作重佈線層與植入錫球；(5).加熱讓模封晶粒脫離暫時性基板；(6).切割成單一元件。

 

圖1、Chip First之Face Down (左)與Face Up (右)製程流程示意圖

資料來源 : IEEE

 

Chip First製程主要缺點包括：

(1).模封材料的固化溫度不宜太高，否則會損壞晶片，但使用低固化溫度模封材料會因為機械特性較差而無法提供足夠的保護力；

(2).晶片的I/O接點間距會受重佈線層製程精度限制；

(3).製作重佈線層時對於晶片位置精度要求極高，些微基板翹曲會導致的晶片偏移而容易造成製程不良；

(4).黏貼於重佈線層之製程不良域區的晶片都要報廢，故不容易維持高良率。

 

針對上述缺點，2012年Cypress Semiconductor的子公司 Deca Technologies 提出RDL First技術，其製程流程如圖2所示，依序為：

(1).在塗覆熱解膠膜的暫時性基板上製作重佈線層，以避免基板翹曲影響其製程良率；

(2).將晶片以 I/O接點朝下貼合重佈線層；

(3).模封晶片；

(4).加熱使晶片脫離臨暫時性基板後植入錫球；

(5).切割成單一封裝元件。該技術的優勢是可事先檢測重佈線層特性，避免在製程不良域區黏貼晶片以增加良率並減少浪費之生產成本與時間。

 

圖2、RDL First製程流程示意圖

資料來源 : IEEE

 

市場研究機構Yole Développement針對扇出型面板級封裝之Chip First與RDL First製程比較如表1所示，顯示兩者在元件整合與物理特性的表現一致，但RDL First電氣特性較佳，包括通訊頻寬較大、可提供較多I/O接點數與屏蔽性能佳。基板翹曲與晶片位移是目前扇出型晶圓級封裝製程遭遇的主要問題，前者解決方案是進行應力模擬分析以選擇適合基板或介電層材料，後者解決方案是於曝光時進行偏移補償或以晶片黏合劑減少高溫造成的偏移量。

 

表1、扇出型晶面板級封裝之Chip First與RDL Frist製程比較

資料來源 : Yole Développement；智璞產業趨勢研究所整理，2024/09

 

另外，在扇出型面板級封裝製程中所使用之暫時性基板主要為不銹鋼或玻璃，因具備較優異的尺寸稳定性、表面平整度、熱傳導性，已有半導體廠商研究將玻璃應用於2.5D/3D封裝基板或中介層，為此需要在其製作玻璃通孔(Through Glass Via；TGV)以作為封裝元件與主機板之訊號連接通道。比起矽穿孔(Through-Silicon Via；TSV)之鑽孔與填孔所用的都是半導體製程之蝕刻電鍍機台，TGV它的鑽孔與填孔兩部分迄今已開發出微研磨、放電加工、超音波鑽孔、雷射鑽孔、電漿蝕刻、雷射誘導蝕刻等鑽孔技術，以雷射誘導蝕刻(Laser Induced Deep Etching；LIDE)具備較多量產優勢。它是利用脈衝雷射對玻璃基板進行定向改質，被照射區域在氫氟酸的刻蝕速率較未改質更快，故可以濕蝕刻形成通孔。德國LPKF率先推出玻璃通孔用雷射誘導蝕刻設備，它的優點包括:(1).成孔品質均勻且無裂紋與熱應力殘存；(2).成孔速度快，每秒可完成5000個通孔加工；(3).實現直徑低至10μm且深寬比達10:1的高精度微孔；(4).可透過調節雷射參數以控制通孔垂直度和孔壁形貌；(5).無須搭配微影製程設備及製作光罩而可降低生產成本。

填孔主要先以濺鍍在孔壁沉積種子層，再以電鍍銅方式達到無縫填充，現今已發展出Bottom-Up、Butterfly Mode、Conformal等三種電鍍方法。Bottom-Up用於上下無導通的盲孔，它利用添加劑加速底部但抑制側壁的沉積速度，達到由下至上的單一鍍銅方向。Butterfly Mode為垂直側壁的玻璃通孔採取之電鍍模式，它是中心優先沉積再讓鍍銅方向往上、下方移動。Conformal則是圓弧型與斜向側壁的玻璃通孔採取之電鍍模式，它讓中心與側壁沉積速率一致以避免產生孔隙。