九月_面板級封裝專題｜全球扇出型面板級封裝(FOPLP)發展狀況
隨著半導體前段先進製程已逼近物理極限，倚靠縮小元件尺寸以提高其運行能力勢必面臨生產成本節節高漲的問題，於是全球半導體業界將先進封裝視為延續摩爾定律生命週期的關鍵技術，實現以較低成本生產更高性能、更低耗電量、訊號傳輸速度更快的晶片。在2024 年進入下半年，面板級扇出型封裝（FOPLP）成為備受關注的下一代先進封裝技術，除了台積電在法說會提到之外，Semicon Taiwan 2024 國際半導體展中，也將面板級扇出型封裝（FOPLP）列為焦點，同時也是封測廠、面板廠極力佈局的方向。
傳統的半導體封裝是先將晶圓片切割成晶片再各別進行封裝的技術，晶片是透過周圍銲線(Wire Bond)連接導線架或基板，隨著I/O接點數持續增加讓銲線不敷使用，於是於1990年代逐漸進入
2006年Infineon率先開發出應用於手機基頻晶片的扇出型晶圓級封裝技術，稱為嵌入式晶圓級球柵陣列(Embedded Wafer Level Ball Grid Array；eWLB)。幾乎同時Freescale Semiconductor也提出應用於雷達和物聯網晶片的重分配晶片封裝(Redistributed Chip Packaging；RCP)技術，這兩項扇出型晶圓級封裝的先驅技術之I/O接點數量通常小於500，重佈線層的線寬與線間距也較大，效能提升有限故未獲得業界重視。此時隨著高感度光阻和高解析度曝光機導入讓扇入型晶圓級封裝技術得到快速發展，使得成本較高的扇出型晶圓級封裝面臨其激烈競爭而陷入發展瓶頸，如Intel放棄採用該技術封裝手機基頻晶片，直到2016年才露出曙光。台積電經過近十年技術研發推出整合扇出型(Integrated Fan-Out；InFO)封裝技術，成功應用於Apple iPhone 7系列手機的A10應用處理器，性價比高讓之後iPhone AP仍持續採用該技術。整合扇出型封裝技術優勢在於省去基板，較傳統堆疊封裝(Package on Package；PoP)技術減少20%~30%以上成本，並可應用於不同類型晶片，例如8mm x 8mm平台適用射頻和無線晶片封裝、15mm x 15mm平台適用應用處理器和基頻晶片封裝、25mm x 25mm平台適用圖形處理器和通訊晶片封裝。至此各大晶片製造商及封裝代工廠紛紛佈局扇出型晶圓級封裝技術，指標廠商技術如表1所列。其中台積電與日月光還針對不同應用領域推出專屬的扇出型晶圓級封裝技術，在台積電部分，高效能運算晶片採用InFO-oS技術，伺服器處理器晶片及記憶體採用InFO-MS技術，無線通訊晶片採用InFO-AiP技術，InFO-PoP導入3D封裝技術，讓隨機存取記憶體(DRAM)堆疊在手機應用處理器(AP)之上；在日月光部分，基頻、射頻、車輛、雷達、解碼等用途晶片可採eWLB技術封裝，網路與伺服器處理器晶片主要以FOCoS技術封裝，基頻、射頻、電源管理、解碼等用途晶片可用M-Series技術，射頻、功率、微處理器等用途晶片可用FOSiP技術封裝，其中M-Series是技轉自Deca Technologies。
表1、指標廠商開發的扇出型晶圓級(FOWLP)封裝技術名稱
資料來源 : LightCounting；智璞產業趨勢研究所整理，2024/09
近幾年隨著人工智慧、智慧駕駛、人形機器人等新應用興起帶動高效能運算SoC晶片龐大需求，導致台積電的CoWoS封裝產能供不應求，於是傳出開發扇出型面板級封裝技術之訊息，使其成為業界矚目的焦點，它的主要優勢是因為單片產出量大與面積利用率高而能降低生產成本。扇出型晶圓級封裝面積利用率低於85%，而扇出型面板級封裝則超過95%；以基板尺寸為600 mm x 600mm之扇出型面板級封裝和12吋(300mm)扇出型晶圓級封裝比較，前者單片產能是後者5.7倍，市場研究機構Yole Développement估算前者成本低於後者至少20%，如圖1所示。
圖1、扇出型晶圓級封裝與扇出型面板級封裝之成本比較
資料來源 : Yole Développement
於ECTC2011會議上，日本晶圓代工廠J-Devices率先發表於320mm x 320mm金屬基板進行封裝的Wide Strip Fan-out Package (WFOPTM)技術，為全球首家推出扇出型面板級封裝的廠商，它應用印刷電路板製程技術製作重佈線層，其線寬/線距為20μm。於ECTC2012會議中，德國科研機構Fraunhofer IZM發表以壓縮模封(Compression Molding)技術於610 mm x 457mm的塑膠基板實施晶片封裝之扇出型面板級封裝技術，它採用乾膜光阻與雷射直接成像(Laser Direct Image；LDI)設備製作重佈線層，所封裝元件尺寸為8mm x 8mm，內含2顆2mm x 3mm的晶片。ECTC2013年會議矽品科技發表利用TFT-LCD製程技術於370mm × 470mm的玻璃基板實施晶片封裝之Panel Fan-out(P-FO)技術，其晶片是鑲埋在乾膜內而非常用的液態模封材料，並只有單重佈線層。隨後陸續有日月光、力成、長電、Semco、Nepes、Deca Technology等廠商將扇出型面板級封裝技術導入量產，所採用基板尺寸如表2所列，然日月光、長電等封測大廠仍主要生產扇出型晶圓級封裝，扇出型面板級封裝產量少。Semco為當前領導廠商，它是三星集團基板製造商，於2016年在韓國忠清南道天安市投資2640億韓圜設立扇出型面板級封裝廠，其採用510mm x 415mm的塑膠基板並於2018年量產，曾經測試過800mm x 600mm的大尺寸面板。量產初期用於Galaxy Watch處理器封裝，2019年該生產線被三星電子收購，2023年它代工生產之Pixel 7手機的Tensor G2處理器即採用將DRAM堆疊於應用處理器之FOPLP-PoP技術。近幾年越來越多業者投入扇出型晶面板級封裝技術研發，大致分成晶圓代工、封測代工、載板、液晶顯示器等四領域廠商，無封測經驗的載板與液晶顯示器廠商常需尋求技術合作。
台積電董事長暨總裁魏哲家在 7 月 18 日法說會親口證實，FOPLP（面板級扇出型封裝）如火如荼進行中。據悉，台積電已成立研發團隊及生產線，目前仍在初始階段，魏哲家預告，3年時間有望能有相關成果。(國內外設備商、封測廠、面板廠全熱起來，一起衝刺技術落地)。據悉，試驗中的矩形基板尺寸為 510×515mm，但有消息稱新定案版本為 600×600mm。
表2、扇出型面板級封裝廠商採用之基板尺寸
資料來源 : Yole Développement；智璞產業趨勢研究所整理，2024/09
