半導體產業日報
共收錄 29 則產業相關新聞 · 2 則精選深度分析
精選深度分析
OpenAI展示自研晶片 宣稱Jalapeño效能超越NVIDIA GB300，台廠有望受惠新一波ASIC伺服器商機
關鍵事件
OpenAI在Hot Chips研討會上公開展示與博通合作開發的推論專用ASIC晶片Jalapeño，宣稱在每單位功耗AI工作量與端到端延遲兩項關鍵指標均超越NVIDIA GB300。該晶片從開發到量產僅歷時16個月，速度遠快於業界慣例的18至36個月，目前已應用於GPT-OSS 120B模型的推論部署。此消息意味著OpenAI正式具備對抗NVIDIA GPU依賴的自研矽晶能力，台灣伺服器代工廠鴻海、廣達、緯創有望承接ASIC伺服器組裝新訂單。
關鍵數據
Jalapeño在GPT-OSS 120B模型測試中每秒輸出約1,459個Token，NVIDIA GB200僅535個；端到端延遲Jalapeño為1.65秒，GB300約6秒，差距達3.6倍；高密集吞吐場景Jalapeño吞吐量為GB300的104.3倍；開發週期僅16個月（業界標準18-36個月）；Jalapeño採博通客製ASIC架構，台積電CoWoS先進封裝為潛在製造平台；OpenAI年度資本支出預估超過500億美元，ASIC採購佔比持續提升。
市場重要性
OpenAI Jalapeño正式登場，代表超大型AI應用商自研矽晶的技術成熟度已達可量產部署水準，對NVIDIA以GPU為核心的AI基礎設施生態系構成首個來自客戶端的直接競爭壓力。從產業結構來看，Google TPU、Amazon Trainium、Microsoft Maia之後，OpenAI加入ASIC陣營，意味著雲端AI算力將加速「異質化」，博通、Marvell等ASIC設計服務商的長期訂單能見度顯著提升。對台灣供應鏈而言，ASIC伺服器的機殼、電源、散熱、組裝需求與GPU伺服器高度重疊，鴻海、廣達、緯創在既有代工關係下順勢受惠，台積電作為先進製程與CoWoS封裝的唯一選項地位更加穩固。值得注意的是，Jalapeño的效能宣稱採用SemiAnalysis自有測試框架InferenceX而非業界通用基準，獨立第三方驗證尚未完成，市場應保持審慎評估。
⚠ 反面觀點
Jalapeño的效能數據來自OpenAI自選測試工具InferenceX，並非MLPerf等業界公認基準，在訓練場景、混合精度與大規模叢集互連等面向的表現仍屬未知；且ASIC天生靈活性不及GPU，一旦OpenAI模型架構快速迭代，專用晶片的折舊週期與再利用價值將遠低於通用GPU，長期總擁有成本優勢有待驗證。
📍 接下來觀察
- Jalapeño是否通過MLPerf或其他獨立第三方效能基準測試，驗證104倍吞吐量宣稱的可重現性
- 博通(AVGO)下季法說會是否揭露Jalapeño量產規模與台積電製程節點細節
- OpenAI ASIC伺服器採購訂單是否正式落地鴻海、廣達等台廠，並反映在各廠AI伺服器營收佔比
- NVIDIA是否針對推論市場加速推出GB300 NVL或Rubin架構反制，壓縮ASIC競爭空間
- 超大型AI應用商自研ASIC比例若持續提升至30%以上，NVIDIA GPU在推論市場的定價權是否系統性削弱
- 台積電CoWoS/SoIC先進封裝是否成為所有主要ASIC的共同瓶頸，進而重塑先進封裝產能分配優先序
❓ 常見問題
Jalapeño真的比NVIDIA GB300快這麼多嗎？
OpenAI宣稱在特定推論測試中吞吐量是GB300的104倍，但使用的是自家開發的InferenceX測試框架而非業界通用MLPerf基準，獨立第三方驗證尚未公布，數據需保留審慎態度。
Jalapeño對台灣代工廠的實際訂單影響何時浮現？
Jalapeño已進入量產部署階段，若OpenAI持續擴大推論算力，鴻海、廣達、緯創承接ASIC伺服器組裝訂單的效益最快可望在2025至2026年財報中反映。
OpenAI為什麼選擇博通而不是自己從頭設計晶片？
博通提供完整的ASIC設計服務（XPUs）與高速網路互連（Tomahawk/Jericho）生態系，能大幅縮短開發週期，Jalapeño從設計到量產僅16個月即印證此合作模式的效率優勢。
北京推出AI4Chip計畫，將AI導入EDA、晶圓廠、先進封裝等半導體全製造鏈
關鍵事件
北京市政府發布中國首個專項「AI4Chip」政策，系統性地將人工智慧技術導入半導體產業鏈的晶片設計（EDA輔助）、晶圓製造、先進封裝測試、設備及材料六大環節，目標是透過AI加速突破西方出口管制造成的技術斷層。此舉顯示中國正從「單點突破」策略轉向「全鏈AI化」的系統性自立路線，試圖以軟體智能化手段彌補硬體設備缺口。
關鍵數據
中國2025年半導體設備國產化率目標達40%（2023年約25%）；中國EDA市場規模預估2025年超過120億人民幣，Cadence與Synopsys合計仍佔逾70%市佔；中芯國際28nm以上成熟製程月產能超過90萬片（8吋當量）；中國先進封裝市場規模預估2025年達300億美元；美國對華半導體出口管制（BIS Entity List）已涵蓋超過600家中國科技實體。
市場重要性
北京AI4Chip政策的戰略意義在於，中國正試圖以「AI替代先進設備」的路徑，系統性繞過ASML EUV、美系EDA工具與高階製程設備的出口管制封鎖，這是地緣政治驅動下的全新技術路線選擇。若AI輔助EDA能在28nm至7nm設計收斂效率上取得突破，將直接威脅Cadence、Synopsys的中國市場護城河，同時提升中芯國際、華虹等國內晶圓廠的良率與產出競爭力。對台灣與韓國供應鏈而言，此政策若成效顯著，中國成熟製程的成本競爭力將進一步強化，對聯電、力積電等成熟製程廠商的中長期定價壓力不容小覷。然而，AI4Chip屬於政策宣示層級，從政策落地到技術實質突破仍有相當大的執行落差，短期實質影響有限。
⚠ 反面觀點
AI輔助EDA與製程優化在學術界討論多年，但真正能縮小與台積電、三星製程良率差距的核心瓶頸是高NA EUV曝光設備與先進材料，而非演算法；AI4Chip政策更像是在設備禁運壓力下的輿論對沖，短期內無法改變中國先進製程落後3至5年的結構性現實。
📍 接下來觀察
- 北京AI4Chip政策細則與補貼預算規模是否正式公告，評估政府資源投入力度
- 中國本土EDA廠商（華大九天等）是否宣布與AI大模型的具體整合產品或合作案
- 中芯國際、華虹在AI輔助製程優化後的14nm/28nm良率數據是否出現明顯改善跡象
- 美國BIS是否針對AI輔助EDA軟體強化出口管制，阻斷中國利用美系AI工具繞道提升設計能力
- 中國國產EDA與AI輔助設計工具能否在2030年前達到可替代Cadence/Synopsys的技術水準
- AI4Chip若成功提升成熟製程競爭力，全球28nm以上晶片市場供過於求的時間點是否提前到來
❓ 常見問題
中國的AI4Chip計畫能幫助突破美國晶片出口管制嗎？
AI4Chip可望提升設計效率與製程良率，局部彌補EDA工具與設備的不足，但核心瓶頸在於無法獲得EUV等先進曝光設備，AI軟體無法替代硬體缺口，短期突破先進製程封鎖的可能性有限。
這個計畫對Cadence和Synopsys這兩家美國EDA公司有什麼影響？
中國市場占兩家公司營收合計約15%，若AI4Chip推動中國自研EDA工具加速成熟，將逐步侵蝕其中低階設計服務市佔，但頂尖AI/先進製程設計工具的替代難度極高，短期衝擊有限。
台灣的成熟製程晶圓廠（如聯電）需要擔心中國競爭加劇嗎？
若AI4Chip有效提升中芯國際等廠的28nm良率與成本競爭力，將加劇全球成熟製程供過於求壓力，對聯電、力積電的中長期定價空間構成額外下行風險，值得持續追蹤中國廠商良率改善速度。
