半導體產業日報
共收錄 27 則產業相關新聞 · 3 則精選深度分析
精選深度分析
ASML財測第三度上調，台積電法說會前夕重要夥伴搶先釋出利多
關鍵事件
ASML公布2024年第三季財報，營收年增55%至116.62億歐元，毛利率57.5%連五季改善，並將全年淨銷售預估上調至440至450億歐元區間。執行長傅凱明確表示，原定2027年Low NA EUV產能提升30%的計畫已明顯不足以滿足客戶需求，目前正積極收到2028年大量訂單，甚至有客戶表達2029至2030年下單意願。彭博分析師指出，台灣仍是ASML上季新款微影設備出貨最大地區，與台積電法說會前夕釋出高度正向訊號相互呼應。
關鍵數據
ASML Q3營收116.62億歐元（年增55%）；毛利率57.5%（連五季改善）；本季淨銷售預估142至152億歐元；全年淨銷售預估上調至440至450億歐元（前次下緣430億歐元）；上季售出17套EUV微影設備；服務與升級營收年增19%；2027年Low NA EUV產能原規劃提升30%，2028年再提升30%，目前均已確認不足；ASML 2027年EUV系統均價約2億歐元，High NA EUV均價逾3.5億歐元。
市場重要性
ASML三度上調全年財測並示警2027至2028年產能仍供不應求，直接印證全球先進製程擴產需求已進入多年超級週期，對台積電、三星等晶圓廠的資本支出方向具高度確認意義。ASML執行長罕見公開表示客戶每天要求更多產能、甚至提前鎖定2030年訂單，顯示AI驅動的半導體投資熱度遠超傳統週期性規律。台灣持續為ASML最大出貨地區，意味台積電先進製程擴產節奏仍為全球最快，對台灣半導體設備、材料及封裝供應鏈具強烈正向外溢效果。此訊號在台積電法說會前一日釋出，市場對台積電Q4財測與2025年資本支出指引的樂觀預期將進一步強化。
⚠ 反面觀點
ASML訂單能見度雖延伸至2030年，但高達57%的毛利率已接近歷史高峰，一旦High NA EUV導入初期良率爬坡緩慢或客戶擴產腳步因地緣政治或AI資本支出放緩而延後，ASML龐大在製產能將面臨交貨遞延風險，且其2024年對中國出口管制進一步收緊後，中國客戶貢獻急降，高度集中於台積電、三星少數大客戶的營收結構脆弱性不容忽視。
📍 接下來觀察
- 台積電2024年Q3法說會資本支出指引與2025年EUV採購計畫是否同步上修
- ASML Q4實際交機套數是否達標142至152億歐元銷售預估，驗證產能兌現能力
- 2025年全球晶圓廠EUV設備實際到機時程，評估Low NA EUV供需缺口收斂速度
- High NA EUV在台積電與英特爾A14/18A製程量產導入進度，決定下一波設備需求爆發點
- ASML能否突破2028年產能天花板，High NA EUV年產量是否從個位數擴展至雙位數
- 中國本土微影設備商（SMEE等）突破EUV封鎖的技術進展，長期影響ASML市場壟斷地位
❓ 常見問題
ASML說2027、2028年產能不夠用，對台積電有什麼具體影響？
台積電是ASML最大客戶且為最大出貨地區，EUV設備供應吃緊意味台積電必須更早鎖定訂單、提高資本支出，短期推升台積電設備採購成本，但也代表競爭對手同樣拿不到足夠設備，台積電製程領先優勢得以延續。
ASML財測上調，哪些台灣供應鏈廠商最直接受惠？
EUV設備增產帶動光罩防塵盒（家登精密3680）、晶圓傳送載具、矽晶圓（環球晶6488）及精密零組件等材料需求同步成長，台積電擴產也連帶拉動封裝測試（日月光、京元電）等下游供應鏈。
客戶提前到2029、2030年下單，這是正常現象嗎？
這在半導體設備業極為罕見，正常交期約1至2年；客戶提前5至6年表達訂單意願，反映AI基礎設施投資規模已大到廠商必須提前卡位稀缺產能，顯示市場對AI長期需求的信心遠高於過去任何一個科技週期。
崇越科技攜手21家台日韓供應鏈廠商，於美國國際半導體展（SEMICON West）集體亮相
關鍵事件
崇越科技於舊金山莫斯康展覽中心參加美國國際半導體展（SEMICON West），集結21家台日韓供應鏈廠商聯合展出，涵蓋製程材料、檢驗量測、先進封裝、設備自動化及廠務環境控制等完整半導體供應鏈領域。崇越總裁李正榮提出「抱團」策略，透過建置供應鏈整合服務平台，提供技術服務、在地組裝、倉儲物流等一站式後勤支援，協助台日韓供應鏈廠商加速在美國落地，因應美國半導體製造本土化浪潮。
關鍵數據
崇越此次集結21家供應鏈廠商參展（較過往陣容擴大）；美國晶片法案（CHIPS Act）撥款527億美元推動本土製造；台積電亞利桑那廠N4製程預計2025年量產，N2預計2028年投產；Intel、三星、台積電在美擴產合計資本支出逾1,500億美元；崇越科技2023年營收約新台幣280億元，海外業務拓展為中長期成長動能。
市場重要性
崇越以「供應鏈整合平台」模式組織21家台日韓廠商集體赴美，標誌台灣半導體材料與零組件供應鏈正從單打獨鬥進化為抱團出海的新生態，是美國本土化浪潮下台系供應鏈系統性西進的具體樣本。美國晶片法案催生龐大在地採購需求，但台日韓供應商普遍面臨成本高、法規複雜、在地服務資源不足等痛點，崇越的整合平台模式若能複製推廣，將建立難以取代的在地服務護城河。此一展覽動作也預示台灣材料與設備中小供應鏈廠商的下一輪成長機會，將不再局限於台灣本島或亞洲市場，而是跟隨晶圓廠客戶全球布局。多家媒體報導熱度有限，市場尚未充分定價此一結構性趨勢。
⚠ 反面觀點
崇越的「抱團出海」模式概念吸引人，但21家廠商規模參差不齊、部分為未上市中小企業，能否真正在美國建立穩定的在地服務與倉儲體系、通過美系晶圓廠嚴格供應商認證（qualification）仍是高度不確定因素；且美國製造成本遠高於亞洲，台系材料廠商的價格競爭力將受到嚴峻考驗，在地化承諾可能淪為展示性質而非實質營收貢獻。
📍 接下來觀察
- 崇越與台積電亞利桑那廠、Intel Ohio廠的材料供應商資格認證進展
- SEMICON West展後是否有具體合作備忘錄（MOU）或訂單簽署公告
- 崇越美國在地組裝與倉儲據點是否正式設立，驗證平台模式落地能力
- 達興材料、敏盛科技等參展廠商美國市場營收貢獻是否在2025年財報中顯現
- 美國CHIPS Act補貼效期與政策延續性，決定台系供應鏈在美投資的長期回報率
- 美國本土材料廠商（如Entegris、CMC Materials）是否針對台系廠商的市場切入採取反制策略
❓ 常見問題
崇越為什麼要帶著21家供應商一起去美國參展，而不是單獨去？
單一材料廠商規模小、品項有限，難以滿足晶圓廠「一站式採購」需求；崇越透過整合平台串聯21家台日韓廠商，提供從製程材料到檢驗量測的完整解決方案，可大幅降低美系晶圓廠的供應商管理成本，也讓中小廠商借助崇越品牌與在地資源快速打入美國市場。
台灣半導體材料廠商去美國設廠或供貨，最大的挑戰是什麼？
最大挑戰是成本與認證：美國人力、廠房、法規合規成本遠高於亞洲，且晶圓廠材料換廠商需重新跑數月至一年以上的製程認證，在量產初期難以快速放量，崇越的在地倉儲與工程支援模式正是為降低這兩大門檻而設計。
這次參展對崇越科技的股價或業績有實質影響嗎？
短期內直接財務影響有限，展覽效益主要在建立客戶關係與品牌能見度；但若成功切入台積電亞利桑那廠或Intel供應鏈，中長期將為崇越開拓海外營收新來源，是值得追蹤的結構性成長機會而非短期催化劑。
智原科技推出聯電14奈米MIPI C/D Combo PHY IP，助攻視覺AI與智慧感測應用
關鍵事件
智原科技宣布推出在聯電14奈米FinFET製程完成矽驗證的MIPI C/D Combo PHY IP，同時支援MIPI C-PHY v2.0與D-PHY雙協定，透過共用腳位、數位邏輯與I/O緩衝區的架構設計，相較傳統分離式PHY縮減超過30%的IP晶粒面積。該IP針對視覺AI、機器視覺、車用智慧感測及邊緣AI等應用場景設計，結合智原既有Arm架構SoC整合能力與ASIC設計服務，主打協助客戶降低開發風險並加速產品上市。
關鍵數據
MIPI C/D Combo PHY IP晶粒面積縮減超過30%；支援MIPI C-PHY v2.0（最高支援每通道4.5 Gbps等效速率）與D-PHY雙協定；聯電14奈米FinFET製程已完成矽驗證（tape-out verified）；全球車用影像感測器市場預估2027年達65億美元（年複合成長率約12%）；邊緣AI晶片市場2024至2029年年複合成長率預估逾20%；智原科技2023年營收約新台幣30億元，IP授權與ASIC設計服務各占主要比重。
市場重要性
智原此次推出經矽驗證的MIPI C/D Combo PHY IP，是聯電14奈米平台在車用與邊緣AI應用場景的IP生態系補完，有助於提升聯電成熟製程對客戶的黏著度與設計吸引力。在台積電主導先進製程IP生態系的競爭格局下，聯電以14奈米FinFET搭配智原完整IP組合，鎖定不需要最先進製程的車用、工業、IoT市場，形成差異化護城河。MIPI Combo PHY縮減30%晶粒面積的設計效益，在車用SoC對成本與可靠度雙重敏感的應用中具實質商業價值，有助智原爭取Tier 1車廠與鏡頭模組廠的ASIC設計訂單。整體而言，此為聯電—智原生態系在成熟製程車用AI市場的協同布局，具中長期策略意義但短期財務衝擊有限。
⚠ 反面觀點
MIPI PHY IP並非技術門檻極高的差異化產品，Synopsys、Cadence等國際IP大廠早已提供成熟的MIPI C/D Combo PHY IP並支援多家晶圓廠製程；智原在品牌知名度與IP授權規模上均遠遜於國際大廠，能否在競爭激烈的車用IP市場搶得顯著份額，高度依賴聯電客戶的製程黏著度，而非IP本身的技術獨特性。
📍 接下來觀察
- 智原是否公告具體客戶採用此IP的ASIC設計訂單，驗證市場接受度
- 聯電14奈米車用製程認證進展，AEC-Q100等級認證時程確認
- 邊緣AI與車用感測SoC客戶採用聯電14奈米平台的設計啟動（design win）數量變化
- 競爭對手台積電N16/N12車用IP生態系是否推出類似Combo PHY方案形成直接競爭
- MIPI標準下一世代（C-PHY v3.0或D-PHY v3.0）發布時程，決定現有IP的技術壽命週期
- 車用ADAS與自駕感測器架構是否向更高頻寬介面（如GMSL、MIPI A-PHY）轉移，影響MIPI C/D PHY長期市場規模
❓ 常見問題
MIPI C/D Combo PHY是什麼？為什麼縮減30%晶粒面積很重要？
MIPI PHY是連接相機感測器與處理器的高速介面電路，Combo PHY整合C-PHY與D-PHY兩種協定於單一IP，共用電路元件使晶粒面積縮減30%以上；對車用SoC而言，面積減少直接降低晶片成本，並釋出空間給其他功能電路，是量產導向設計的重要競爭優勢。
這個IP是專門給車用的嗎？還是有其他應用？
雖然智原強調車用智慧感測與邊緣AI為主要目標，但MIPI C/D PHY廣泛應用於手機相機、工業機器視覺、醫療影像等任何需要高速鏡頭介面的SoC設計，聯電14奈米製程定位成熟節點，更適合對成本敏感的工業與車用客戶而非消費手機旗艦機種。
智原和聯電是什麼關係？為什麼要在聯電製程上開發IP？
智原是聯電集團旗下的ASIC設計服務與IP公司，聯電持有智原約25%股權；在聯電製程上開發並驗證IP，能讓聯電的晶圓代工服務對客戶更有吸引力（一站式設計+製造），同時智原也藉此鞏固聯電生態系內的設計服務地位，形成互利共生關係。
